AMD только что подтвердила слухи о том, что они относятся к одному из первых производителей, которые используют PCIe 4.0 для своих материнских плат. Это необходимо для поддержки дополнительной полосы пропускания, которую потребуют новые графические карты AMD Radeon Vega 20, которые выйдут на рынок к концу 2018 года.
Новые графические карты AMD Radeon Vega 20, принадлежащие к серии Radeon Instinct, нуждаются в пропускной способности в материнских плат, которые далеки от того, что может обеспечить текущий PCIe 3.0.
Графические карты настольного сегмента не имеют проблем с полосой пропускания с этим стандартом. Но принятие нового стандарта, который удваивает доступную полосу пропускания до 16 GT/s с нынешних 8 GT/s , может представлять собой скачок пропускной способности на материнских платах, что позволяет выполнять те действия, которые в настоящее время невозможны.
Одним из преимуществ большей пропускной способности, которую позволит PCIe 4.0, будет установка нескольких слотов M.2 с доступом к шине PCIe материнской платы на собственных пластинах без необходимости делать редкие исправления используя чипы PLX в материнских платах.
Но если новый AMD Radeon Vega 20, который станет первой коммерческой видеокартой, которая будет изготовлена с 7-нм узлом TSMC, будет использовать шину PCIe 4.0, почти наверняка новый AMD Radeon Navi также будет использовать его. Использование этой шины даст огромную полезную пропускную способность для этих новых видеокарт. И это также означает, что процессоры Zen 2, первые коммерческие процессоры, которые будут изготовлены с использованием того же 7-нм узла TSMC, также будут хорошо использовать эту шину.
Теперь проблема заключалась в том, чтобы узнать, возможно ли внедрение шины PCIe 4.0 с нынешним гнездом AM4 и TR4, используемым процессорами AMD Ryzen и AMD Threadripper. Предположительно, AMD уже должна была предвидеть это технологическое движение со своей стороны, когда подтвердила, что процессоры AMD будут иметь один и тот же разъем, по крайней мере, до 2020 года . И это, следовательно, уже должно быть запланировано в его распределении контактов в этих процессорах.